2009-11-09 | Systematic Model-in-the-Loop Test of Embedded Control Systems

Die Verifikation mechatronischer Systeme ist heutzutage ein erheblicher Kostenfaktor bei der Entwicklung mechatronischer Systeme. Die zunehmende Verbreitung modellbasierter Entwicklungsmethoden eröffnet allerdings neue Möglichkeiten zur automatisierten Verifikation. Während die modellbasierte Codegenerierung viele Fehlerquellen bei der Entwicklung eingebetteter Software vermeidet, kann sie ohne Weiteres keine Designfehler erkennen. Dies ist die Aufgabe aufwendiger funktionaler Verifikation, die bei den immer komplexeren Systemen notwendig wird. Heutige Ansätze zur Verifikation mechatronischer Systeme weisen eine erhebliche methodische Lücke zwischen Anforderungen und der Definition formaler Eigenschaften auf. Einerseits existiert wenig methodische Unterstützung bei der Formalisierung natürlichsprachlicher Anforderungen. Andererseits existiert kein standardisierter und akzeptierter Ansatz zur Definition formaler Eigenschaften als Ziel einer solchen Formalisierung zur Verifikationsplanung.

Im Vergleich dazu wird im Bereich des Electronic Design das modellbasierte Entwicklungskonzept bereits seit mehreren Jahrzehnten angewandt. Formale Verifikation, Simulation und Testverfahren werden auf breiter Basis regelmäßig angewandt. Die zunehmende Verlagerung der Entwicklungsaktivität auf hohe Abstraktionsebenen führte dabei zur Definition von Methoden und Sprachen für eine funktionale Verifikationsmethodik. Diese Methodik umfasst sowohl formale Verifikation, als auch Simulation. Sie ermöglicht die Definition formaler Eigenschaften zusammen mit einer Ausführungssteuerung, so daß die Erstellung automatisierter Verifikationspläne ermöglicht wird, die Verifikationsartefakte mit funktionalen Anforderungen verknüpfen.

Die Eigenschaften heutiger Ansätze zur Mechatronikentwicklung und -verifikation werden im Kontext der Verifikationsplanung und im Kontext aktueller Entwicklungen im Electronic Design  diskutiert. Die Anforderungen an einen Verifikationsplan zur funktionalen Verifikation mechatronischer Systeme werden formuliert. Auf Basis dieser Anforderungen wird eine erweiterte Klassifikationsbaummethode entwickelt, die auf der etablierten Klassifikationsbaummethode CTM/ES aufbaut. Die neue Methode und Notation wird eingebettet in eine vollständige Verifikationsplandefinition zur automatischen Testdurchführung. Eine einheitliche Notation ermöglicht horizontale- und vertikale Wiederverwendung von Definitionen und ermöglicht dadurch eine effizienten Definition eines Verifikationsplans. Die Methode ist eingebettet in einen  modernen Entwicklungsprozess für mechatronische Systeme.

Eine beispielhafte Verifikationsplandefinition für ein modernes mechatronisches System illustriert die Anwendung des vorgestellten Ansatzes, der eine Hardwarebeschreibungssprache zur Definition und zur Steuerung einer Verifikationsumgebung nutzt.

Link zum Report